# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# RESYNC DETECTION CIRCUIT

Patent Number:

JP4132431

Publication date:

1992-05-06

Inventor(s):

SATOMURA SEIICHIRO

Applicant(s):

**CANON INC** 

Requested Patent:

☐ JP4132431

Application

JP19900254801

Priority Number(s):

IPC Classification:

H04L7/08; G11B20/10

EC Classification:

Equivalents:

# **Abstract**

PURPOSE:To ensure an output of a proper RESYNC by outputting a position estimate pulse with priority when 2>= RESYNC signals are detected in a window and any of them is located at a position the same as that of the position estimate pulse.

CONSTITUTION: The detection circuit is provided with a RESYNC pattern matching circuit 1, a window circuit 2, delay circuits 3-9, a pulse presence discrimination circuit 11, a normal RESYNC pulse presence discrimination circuit 12, a SYNC detection circuit 13, a selector 14, an OR gate circuit 15, a D flip- flop 16 and an AND gate circuit 17. In this case, when 2>= RESYNC signals in a window are detected and any of them is at the same position as the position estimate pulse, the pulse is outputted with priority. Thus, even when a false RESYNC pattern appears, the RESYNC is correctly detected and the correct operation is ensured.

Data supplied from the esp@cenet database - I2

# (9) 日本国特許庁(JP)

# ◎ 公開特許公報(A) 平4-132431

®Int. Cl. ⁵

識別記号

广内整理番号

❸公開 平成4年(1992)5月6日

H 04 L 7/08 G 11 B 20/10 351 Z

8949-5K 7923-5D

עפּ

審査請求 未請求 請求項の数 1 (全13頁)

60発明の名称

RESYNC検出回路

@出 願 平2(1990)9月25日

@発明者 里村 誠一郎

東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

キャノン株式会社 東京都大田区下丸子3丁目30番2号

四代 理 人 弁理士 川久保 新一

明 細 書

1.発明の名称

RESYNC検出回路

#### 2.特許請求の範囲

既存のSYNCまたはBESYNCの検出パルス位置から推定される正規RESYNC位置推定パルスを設定するとともに、この推定パルス位置の前後にウインドウを設け、そのウインドウ内でBESYNCが1個も検出された場合には、1個のみを認知して出力し、またRESYNCが1個も検出されなかった場合には、上記推定パルスをRESYNC検出回路であって、

ウインドウ内で2個以上のRESYNCが検出されて、しかもそれらのうちのいずれかが上記位

置権定パルスと同じ位置にある場合には、そのパルスを優先して出力することを特徴とするRES YNC検出回路。

# さ 発明の詳細な説明

[産業上の利用分野]

本発明は、情報記録装置や情報伝送装置において、再生信号中に挿入されたRESYNCと呼ばれる同期用コードパターンを検出するRESYNC を出回路に関する。

#### [従来の技術]

第14回は、追記形あるいは書き換え形の光ディスクのセクタフォーマットの一例を示す模式図である。

なお、ここでは光ディスクドライブ装置を例に とって説明するが、光ディスクのみならず磁気ディスクや他の記録媒体を用いたディスク、あるい はディスクのみならず、テープ、カード等の情報 再生装置、あるいは情報記録装置のみならず、情報伝送装置の受信部等にも同様に適用することが 可能である。

イトずつ、何えば20パイトあるいは15パイト のデータに対しRESTNCを1パイトというよ うに、複数個挿入されている。

また、(2,7)符号配量方式とすると、R ESYNCパターンは、例えば "0010 0000 0010 0100 " のように、(2,7) 符号法則上では、 データパターン上に現われる可能性が少ない。し たがって、誤検山の可能性が少ないパターンが選

また、第15回は、上記第14回における 「Data, contral, ECC, CRC and resync」の部分の さらに詳しいフォーマット例を示す模式図であ る。図中、SBがSYNCを示し、RSがRES YNCを示している。

図示のように、通常はSYNCとそれに続くR ESYNCは、等間隔で挿入される。

RESYNCは、通常第18図のようなパター ンマッチング回路によって検出される。

このパターンマッチング回路は、シフトレジス

うなウインドウを生成する回路である。

第18図中の3番目のパルスは、RESYNC を誤検出したものであるが、その誤検出パルスの 出力をウインドウによって妨いでいる。したがっ て、このウインドウは、広すぎても狭すぎてもい

以下、その詳細な理由を情報再生装置を併にし て説明する。

第19図は、一般的な情報再生装置の構成を示 ナブロック図である。

この装置は、記録媒体111からの再生信号を 検出する検出器112と、この検出信号を2値化 する2値化回路113と、再生信号中のセクタマ ークを検出するセクタマーク検出器114と、こ のセクタマークによってリードゲートを生成する リードゲート生成回路115と、後述のデータシ ンクロナイザ回路116と、再生信号の復号化回 貼117と、アドレスマークを検出するアドレス マーク検出器118と、プリフォーマット部のリ ードクロックを生成する回路119と、RESY

RESYNCは、データの中に一定周期で1パ タ81とゲート回路82~84を有し、"100000 - 001001\* のパターンがシフトレジスタ81に入力 され終わった時点で、ANDゲート回路84の検 出售号出力が「1」となる。

> RESYNCパターンは、普通はデータパター - ンに現れないようなパターンを選ぶが、再生信号 の品質の劣化によってRESYNCを誤検出する ことを防ぐため、所定のウインドウを設定し、そ のウインドウ内で検出されたRESYNC検出信 号のみを認知するようにすることが多い。

第17図は、そのRESYNC検出回路を示す プロック図であり、第18図は、回回路の働きを 示すタイムチャートである。

このRESYNC検出回路は、上記パターンマ ッチング回路91と、SYNC検出回路92と、 ウィンドウ生成回路 93 と、ANDゲート回路 94とを有する。

ウインドウ生成回路93は、SYNC信号を基 準としてクロックをカウントし、RESYNC検 出信号が発生すると推定される領域付近で開くよ

NC検出回路120と、データ部のリードクロッ グを生成する回路121とを有する。

. そして、このような回路では、PLL回路によ り再生信号に同期したクロックを生成して用いて

このPLL回路は、データシンクロナイザ回路 116の中に設けられている。データシンクロナ イザ回路116は、同期化されたクロックと、モ のクロックによって同期化された同期データを出 力する。

このような情報再生装置の出力は、第20図に 示すダイムチャートのように、復号デーダと、そ れに同期するリードクロックの形で出力され **5**.

ここで、上記RESYNC検出回路120に戻 って説明すると、この検出回點120により出力 されるRESYNCは、上記情報再生装置におい て、再生信号の欠落や信号品質低下などにより、 PLL回路で生成するクロックの位相がずれた り、周期数がはずれたりした時に、データの位置 を再確認するために利用される。

したがって、RESTNCの検出ウインドウが 狭すぎると、PLLのクロックが乱れた時に、R ESTNCがウインドウからはみ出してしまい、 それによってその位置以降は読み取り不能となっ てしまう。また逆にウインドウが広すぎると、 データ上の誤りによって生じた偽RESTNCパ ターンを誤って検出し、やはりそれ以降、読み取 りが不能となる。

#### **「発明が解決しようとする誤題**]

そこで、本発明者は、以上のような条件を考慮し、適正なRESYNCを出力を確保できるRB SYNC検出回路を提案している。

すなわち、このRBSYNC検出回路は、前回のSYNCまたはRBSYNC検出パルス位置から推定される正規RESYNC位置推定パルス位置の前後にウインドウを設け、そのウインドウ内でRESYNCを検出し、RESYNCが2個以上検出された場合には、1個のみを認知して場合し、またRESYNCが1個のみ検出された場合

の発生によって再生されたピット列の中で、本来は"0"であるべきピットが"1"になって位置にい、さらに、その場所が第21図に示した位置に発生したとすると、第21図に示すように、真のRESYNCパターンの手前に偽のRESYNCパターンが出現してしまう。すると、RESYNCパターンが出現してしまう。すると、RESYNCパターンが出現してしまう。すると、なる。そして、この場合には2個目の真のパルスを優先させたいところである。

ところで、正規RESYNC位置推定パルスは、前回のSYNCあるいはRESYNC位置を基準にクロックをカウントして設定したパルスであり、前回のRESYNC検出パルスが正しければ途中でクロックの同類ずれが起こらない殴り、正しいRESYNC検出パルス位置を示している。

そして、RESYNC検出ウインドウは、正規・RESYNC位置推定パルスを中心にして設定され、このウインドウを狭くしておけば、第21図に示すように、偽のRESYNCは無視すること

には、それをそのまま出力し、さらにRESYN Cが1何も検出されなかった場合には、前述正規 RESYNC位置維定パルスをRESYNC検出 パルスの代りに出力させるようにして、必ずウイ ンドウ内で1個のRESYNCパルスを出力する ものである。

しかしながら、例えば上述のような装置における再生信号の品質は、経年変化、媒体品質ならびに再生環境等の要因によって劣化するものであり、再生信号の品質劣化が生じると、記録したはずのデータ信号が着えたり、他のデータに化けたりして、様々の問題が生じる。

例えば、前述の(2,7)符号記録方式におけるRESYNCパターンは"0010000000100100"を用いたとする。また、RESYNCの直前の1パイトのデータは"33 aex"であったとする。そして、この時の記録される信号のパターンの例を第21図に示す。

ここに、再生信号品費劣化によって、エクスト ラパルスが発生した場合、まずエクストラパルス

ができる。しかるに、 P Y N C を P N C に、 P N C に から C と P N C に から C と P N C に から C と P N C を P N C を P N C を P N C を P N C を P N C を P N C P

本発明は、ウインドウ内に複数の検出パルスが発生した場合に、適正なRESYNCを選択して出力することができるRESYNC検出回路を提供することを目的とする。

#### [課題を解決する手段]

本発明は、既存のSYNCまたはRESYNC

の検出がルス位置から推定される正規RESYN で位置推定パルスを設定するとともけ、そののウ がルスを設定するとともけ、そののウ がルスを設定するとともけ、そののウ でのかしてが2位化他力し、と検 との内では、1個のみを認知した場合にはが1個のみを認知した場合にが1個のみをにが1個のみをにはが1個を とのかした場合にはが1個を をそれてのからには、上記をYNCを を出されてのからには、上記をYNCを を出されてのからには、上記を をといいのののののののののののののので をでいてが、これででは、まずのののの場合で といいのが上記を をでいたがしたがした。 をでいたがいていた。 をでいたがいていた。 をでいたがいた。 をでいたがいた。 をでいたがいた。 をでいたがいた。 をでいたがいた。 をでいたがいた。 をでいた。 でいた。 でいたいた。 でいた。 でいたいた。 でいた。 でいたいた。 でいた。 でいたいた。 でいたいた。 でいた。 でいた。 でいた。 でいた。 でいたいた。 でいた。 でいたいた。 でいたいた。 でいた。 でいたいた。 でいた。 でいたいた。 でいたいた。 でいたいた。 でいたいた。 でいた。 でいたいた。 で

#### [作用]

本発明では、ウインドウ内で2個以上のRESYNCが検出されて、しかもそれらのうちのいずれかが正規RESYNC位置推定パルスと同じ位置にある場合、そのパルスを優先して出力することにより、選正なRESYNCを選択して出力す

ウインドウオープン信号とウインドウクローズ 信号は、RESYNCのウインドウの開始時点 と終了時点を示すためのパルス信号である。

上記RESYNC検出回路のディレイ回路9をディレイ回路8よりも1クロック長く設定することによって、正規RESYNC位置推定パルスに対して、前後が対称の形となる。つまり、第5図で説明すると、正規RESYNC推定パルスに対して前半と後半のウインドウの長さが等しくなっている。

第5図中、Aは正規のRESYNCパターン検 出パルス、Bは偽RESYNCによってウィンド ウ内に生じた2個めのパルスである。

そして、ウインドウ回路 2 では、ウィンドウ内 に位置するパルス A 、パルス B を認知して出力 し、ウインドウ外に位置するパルス C は無視して 出力しない。

第6図は、RESYNC検的回路に正常のSYNC、RESYNC信号が入力された場合の動作を示すタイムチャートである。

ることができる。

#### [実施例]

第1回は、本発明の一実施例を示すプロック図である。

このRESYNC検出回路は、RESYNCパターンマッチング回路1と、ウインドウ回路2と、ディレイ回路3~9と、パルス有無判定回路11と、正常RESYNCパルス有無判定回路12と、SYNC検出回路13と、セレクタ14と、ORゲート回路15と、Dフリップフロップ16と、ANDゲート回路17とを有する。

第2図は、第1図に示す各ディレイ回路の具体 例を示す回路図であり、第3図は、各ディレイ回路の他の具体例を示す回路図である。

長いディレイは第2図に示す回路を、短いディレイは第3図に示す回路を用いると効率的である。

また、第4図は、第1図中のウインドウ回路の 構成を示す回路図であり、第5図は、ウインドウ 回路の動作を示すタイムチャートである。

RESYNC検出回路では、まず再生信号からSYNC検出回路13によってSYNC検出信号をつくる。次に複数のディレイ回路3~9の働きによって、第1番目のRESYNC位置を推定し、正規RESYNC位置推定パルスを生成し、また、その厳後に推定パルスを中心として対称となるウインドウを設定すべく、ウインドウオープンとウインドウクローズのパルスを生成する。

一方、RESYNCパターンマッチング回路1で生成されたマッチング信号は、ウインドウ回路2によって認知され、ディレイ回路5によってディレイされ、2個以上のパルスが出力されないように1個化される。

第7回は、ディレイ回路5の例を示す回路回で ある。

このディレイ回路5により、複数のRESYN C検出パルスが入力された場合には、それらのう ちの先頭のパルスのみがディレイされて出力され る。

第8四は、パルス有無判定回路11を示す回路

図である。

このパルス有無料定回路 1 1 では、ウインドウ内に 1 保以上パルスが存在した時は"1"を、存在しなかった時には"0"を出力する。

第9回は、正常RESYNCパルス有無料定回 は12を示す回路図である。

この正常RESYNCパルス有無判定回路12では、正規RESYNC位置推定パルスと同じ位置にマッチング包号のパルスが存在するかどうかを判定している。存在する場合は、それを正常RESYNCパルスとみなし、"L"を出力する。また、存在しなかった場合には"H"を出力する。

ANDゲート回路17は、パルス有無判定信号と正常RBSYNCパルス "無" 信号とのアンドを求め、それをセレクタ14のセレクト信号として入力する。

これによりセレクタ14は、ウインドウ内に1個以上のRESYNCが検出されてしかも、それ ちの検出された位置が推定パルス位置と異なる場

次に、セレクタ包号は、ORゲート回路15に よってSYNC包号と合わせて1つの包号となっ て出力される。また、そのRESYNCのパルス は、ディレイ回路5に再入力され、そのRESY NCのパルスが、次のRESYNCパルスの基準 時点となり、次のRESYNCペルスの基準 時点となり、次のRESYNC位置を推定する。

以上の動作はリードゲート信号が、ノンアクティブになるまで連続する。

合のみ、ディレイ回路5から出力される1個化されたRESYNC検出パルスを選択する。

それに対し、ウインドウ内にRESYNCが検出されなかった場合、あるいはRESYNCが検出されてしかもその中に推定パルス位置と一致するパルスが存在した場合には、セレクタ14は、ディレイ回路8による正規RESYNC位置推定パルスを選択する。

但し、パルス有無の判定が完了するのは、ウインドウよりも後ろでなければならないので、その前にセレクタ14に正規RESYNC位置推定パルスが入力しないように、セレクタ14の入り口に、ウインドウ後半の長さ以上の長さを持つディレイ回路4を設けなくてはならない。また、88SYNCパルスもそれに合わせて、ディレイ回路4と同じ長さのディレイ回路5を設ける。

これによって最終的なRESYNC信号は、 常時一定時間遅れて出力されるわであるが、これ は第11図に示す復号器117の出力を、同じ長 さだけ遅延させることによって解決することがで

以上の動作によって前回のSYNCまたはRESYNC検出パルス位置から推定される正規RESYNC位置推定パルスを設定し、またその推定パルス位置の前後に等しい長さのウインドウを設け、そのウインドウ内でRESYNCが1個以下出力されるようにし、RESYNCが検出されなかった時には、正規RESYNC位置推定パルスがRESYNC検出パルスの代りに出力されるようになる。

第10図は、RESYNC検出回路のRESY NC 特失信号入力時の動作を示すタイムチャート である。

再生信号品質劣化により、RESYNCパターンが稍失すると、第10図に示すように、マッチング告号のパルスが稍えてしまう。この図では、SYNCは正しく検出され、最初のRESYNCが も正しく検出されたが、2回目のRESYNCが 有失した場合を示している。この場合でも、セレクタ14が、正規RESYNC位置推定パルスが 出力され、データは正しく再生することができ、 る。また、次回のRESYNC検出ウィンドウも 正しい位置に設定される。

第11回は、偽RESYNCパターンが発生した場合の動作を示すタイムチャートである。

この図は、SYNCは正しく検出され、第1のRESYNCも正しく検出されたが、再生信号に 実常が生じて第2のRESYNC検出ウインドウ内に、偽のRESYNCパターンが出現してしまった場合に、それにもかかわらず第3のRESY NCには異常が無かった場合を示す。

この場合には、第2のBESYNC部分に偽RESYNCパターンが出現したことによって、出力のRESYNC包号は、正しい位置よりも手前で誤りのパルスを出力して、さらに第3RESYNC検出用のウインドウ位置は誤って前にずれてしまっているが、第3RESYNC検出信号も正しく出力され、さらに第4RESYNC検出用のウインドウも正しく設定されている。

うな事態が発生すると、情報再生装置においては、第1のデータブロックの20パイトないしは15パイトは再生できなくなるが、第2のブロック以降は正しく再生できるので、エラー訂正コードの働きにより、そのセクターは正しく再生することができる。

さらに、RESYNC検出ウインドウの長さを SYNC検出ウインドウの長さと等しくしておけば、SYNCパターンが再生信号の品質労化により消失してしまったとしても、RESYNCが正しく検出できれば、それ以降のデータは再生できるので、そのセクターを正しく再生することができる。

次に、前述した第21図に示すパターンが入力 した場合における動作を説明する。

第21図のパターンは前述したように、エクストラパルスの是生によって、真のRESYNCパターンが発生し、 偽のRESYNCパターンが発生し、それによって本物と偽物の2個のRESYNC検出パルスが発生する。

情報再生整置においては、第11回に示すような事態が発生すると、第2BESYNCの部分つまり第3のデータブロックの20パイトないしは15パイトは再生不能となるが、次のブロック以降は正しく再生ができるので、エラー訂正コードの働きにより、そのセクターは正しく再生することができる。

第12図は、偽RESYNCパターンが発生した場合の動作を示すタイムチャートである。

この図は、RESYNCパターン部分に大きな 異常信号が発生して、RESYNCパターンを正 しくない位置で製検出したが、RESYNCは正 しく検出された場合を示している。

図示のように、偽RESYNCを正しい位置より手前で課検出したとしても、そのずれ量が、RESYNCのウインドウの広さ以内であれば、第1のRESYNC検出ウインドウはずれるものの、RESYNCは正しく検出される。また、第2のRESYNC以降のRESYNC検出ウィンドウも正しく設定される。この第12図に示すよ

第13回は、この場合の動作を示すタイムチャートである。

第13図では、SYNCと第1のRESYNCは正しく検出されたが、第2のRESYNCにおいて、第21図のパターンが発生して、それによって本物と偽物の2個のRESYNC検出パルスが発生したことを示している。

この時の第1図における正常RESYNCパルス有無判定回路12は、正常パルスが有るので、"L"を出力する。従ってANDゲート回路17の出力は"L"となり、セレクタ14は、ディレイ回路8の出力(正規RESYNC位置推定パルス)を選択する。すると、この場合にも正しいBESYNC信号が出力される。

従ってこの場合も、エクストラバルスの発生に よって、偽RESYNCパターンが出現したにも かかわらず、誤りなくデータを再生することがで きる。

以上のように、本実施例では、再生信号の劣化 により、正規RESYNCパターンの近くに、偽 のRESYNCパターンが出現してしまった場合でも、正しくデータを再生することができる。したがって、RESYNC検出ウインドウをより広く設定することができ、さらにそれによってSYNCが正しく検出できなかった場合でも、RESYNCを検出することによって正しくデータを再生できる。

また、以上の理由により、記録再生装置において次の効果が生じる。

(1) 記録媒体の経年変化、環境変化、汚れ、キ ズ等の原因によって再生不能となる危険性を小さ くすることができる。

(2) 配量媒体とドライブ装置の相性の問題によって、別のドライブ装置に媒体を移動すると再生できなくなるという危険性を小さくすることができる。

(3) ドライブ装置を信号品数劣化に対して強く できるので、媒体の品質仕様を、そのぶんだけ下 げることができるので、媒体生産上の歩留りを向 上させることができ、媒体の製造コストを下げる

また、本発明の主習を変えることも可能の主習を変えることも可能のある。 対対域を確々を設定できるためのもおってが、 が組み合わせは、穏々のパリエーションが考別に の組み合わせは、稲々の実際は112を のは、パスル有無判定回路112を では、同じ機能を持つ他の回路に置き存しる。 できる。さらに、セレクタ14を利用した。 できた、セレイ回路9、ディレイ回路8のリセット機能を使用する方法もある。

#### [ 英明の効果]

以上のように、本発明によれば、正規RESYNCパターンの近くに、偽のRESYNCパターンが出現してしまった場合でも、正しくRESYNCを検出することができ、正しい動作を確保できる効果がある。

#### 4.図面の簡単な説明

第1図は、本発明の一実施例によるRESYN C検出回路を示すプロック図である。 ことができる。

(4) RESYNCのエラー修正能力を高めることができるので、RESYNCパターンの関係の 長いフォーマットを採用することができ、その分 だけ、実質記録密度が向上する。

なお、上記実施例においては光ディスクドライブ装置のSYNC、RESYNC検出回路について説明したが、これは一定周期の同期パターン検出であれば、記録装置、通信装置にかかわらず、どのような回路にでも応用できる。

また、SYNCとRESYNCは同一パターンであってもかまわない。一定周期の同パターンをの後出において、最初に検出する同期パターンをSYNC、2回目以降に検出する同期パターンをRESYNCともできる。そのなけ、クドライブ装置におけることをでクタークの検出に本発明を利用する。おけるクロックピットの抽出に本発明を利用することもできる。

第2回は、上記実施例に設けられる各ディレイ回路の具体例を示す回路図である。

第3図は、上記各ディレイ回路の他の具体例を 示す回路図である。

第4図は、上記実施例に設けられるウインドウ 回路の構成を示す回路図である。

第5回は、上記ウインドウ回路の動作を示すタ イムチャートである。

第6図は、上記実施例のRESYNC検出回路 に正常のSYNC、RESYNC信号が入力され た場合の動作を示すタイムチャートである。

第7回は、上記実施例のディレイ回路の構成例 を示す回路図である。

第8図は、上記実施供に設けられるパルス有無 判定回路を示す回路図である。

第9図は、上記実施例に設けられる正常RES YNCパルス有無判定回路を示す回路図である。

第10図は、上記実施例におけるRESYNC 検出回路のRESYNC兼矢信号入力時の動作を 示すタイムチャートである。

第11回は、上配実施例のRESYNC検出回路において偽RESYNCパターンが発生した場合の動作を示すタイムチャートである。

第12回は、上記実施例のRESYNC検出回路において魚RESYNCパターンが発生した場合の動作を示すタイムチャートである。

第13図は、上記実施例のRESTNC検出回 路においてエクストラパルスの発生によって本物 と偽物の2個のRESTNC検出パルスが発生し た場合の動作を示すタイムチャートである。

第14図は、従来の追記形あるいは書き換え形 の光ディスクのセクタフォーマットの一例を示す 複式図である。

第15回は、第14回におけるフォーマットの一部をさらに詳しく示す模式図である。

第16図は、RESYNCを検出するパターンマッチング回路の一例を示す回路図である。

第17回は、上記パターンマッチング回路を使用したRESTNC検出回路の一例を示すブロッ

15…0 Rゲート回路,

16…Dフリップフロップ.

17 ··· ANDゲート回路。

特許出願人

キヤノン株式会社

同代理人

川久保 新 ~

ク図である.

第18回は、第17回に示すRESYNC検出回数の働きを示すタイムチャートである。

第19回は、一般的な情報再生装置の構成を示すプロック図である。

第20図は、上記情報再生装置の出力信号を示すタイムチャートである。

第21回は、第17回に示すRESYNC検出回路において、エクストラパルスの発生によって本物と偽物の2個のRESYNC検出パルスが発生する場合の信号のパターン例を示すタイムチャートである。

1 ··· RESYNCバターンマッチング回路、

2…ウインドウ回路、


3~9…ディレイ回路、

11…パルス有無判定回路、


12…正常RESYNCパルス有無判定回路、

13 ··· S Y N C 検出回路,


14…セレクタ、




第2図




# 第3図




第4図




# 第5図



第7図





# 第6図




# 


# 第9図 DEPRESENCE TO BE THE SYNC TO B









# 第14図



# 第13図




# 第15図




DATA BLOCK CONFIGURATION 1024 BYTE SECTOR FORMAT, ECC WITH 10-WAY INTERLEAVE


# 第6図 デ-9入カー・ファンスター 82 クロック 42 16号




# 第18図




# 第20図



# 第19図



# 第21図



Searching PAU

#### 1/1/1

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-132431

(43)Date of publication of application: 06.05.1992

(51)Int.CI.

H04L 7/08 G11B 20/10

(21)Application number : 02-254801

(71)Applicant: CANON INC

(22)Date of filing:

25.09.1990

(72)Inventor: SAT


SATOMURA SEIICHIRO

# (54) RESYNC DETECTION CIRCUIT

## (57)Abstract:

PURPOSE: To ensure an output of a proper RESYNC by outputting a position estimate pulse with priority when 2≥ RESYNC signals are detected in a window and any of them is located at a position the same as that of the position estimate pulse.

CONSTITUTION: The detection circuit is provided with a RESYNC pattern matching circuit 1, a window circuit 2, delay circuits 3-9, a pulse presence discrimination circuit 11, a normal RESYNC pulse presence discrimination circuit 12, a SYNC detection circuit 13, a selector 14, an OR gate circuit 15, a D flip− flop 16 and an AND gate circuit 17. In this case, when 2≥ RESYNC signals in a window are detected and any of them is at the same position as the position estimate pulse, the pulse is outputted with priority. Thus, even when a false RESYNC pattern appears, the RESYNC is correctly detected and the correct operation is ensured.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office